IBM 不到 1 奈米晶片封裝 1000 億個電晶體——能否延續摩爾定律？

IBM 剛剛完成了一件半導體業界認為還需數年才能實現的事：展示了一項突破1奈米障礙的可運作晶片技術。這款運行於 0.7 奈米節點的 IBM 次1奈米晶片，不僅僅是前代產品的縮小版，它代表了一種從根本上不同的電晶體製造方式——並且可能在未來十年改變 AI 運算、節能資料中心與消費性電子產品的可能性。

重點摘要

• IBM 發布了全球首款次1奈米晶片技術，採用全新奈米堆疊架構，運行於 0.7 nm 節點。
• 該晶片透過垂直 3D 層疊方式，在指甲大小的面積上集成了近1,000億顆電晶體。
• 與 IBM 的 2 nm 前代產品相比，新設計最高可提升 50% 效能或提升至多 70% 的能源效率。
• 片上 SRAM 記憶體實現了 40% 的縮放比例，是支援 AI 工作負載的關鍵指標。
• 這是一項研究里程碑，而非商業產品——IBM 估計若此方法能具競爭力地擴展，量產可能在五年內實現。

IBM 宣布全球首款次1奈米晶片

這項公告於2026年6月25日發布，隨即引發了晶片業界多年來一直在悄悄思索的問題：摩爾定律真的已走到盡頭，還是有人找到了一條捷徑？

IBM 的答案，至少目前看來，是一條捷徑——而且是相當驚人的捷徑。0.7 nm 節點並非漸進式的進步，它跨越了許多工程師認為是矽電晶體縮放實際極限的門檻。為了達到這一目標，IBM 並非只是以傳統方式縮小電晶體，而是從頭徹底重建了整個架構。

突破性 0.7 nm 節點技術

目前的業界標準約為2奈米——已經小得令人難以置信，大約相當於幾個原子的寬度。IBM 的新技術達到 0.7 nm，成為全球首個已知的低於1奈米的晶片技術。為了讓大家有所概念：1奈米是十億分之一公尺，而在這種尺度下運作的電晶體，已處於古典物理學所能適應的邊界。

IBM 研究院院長暨 IBM 院士 Jay Gambetta 將此稱為「運算領域的重要里程碑，將技術從奈米時代推進至原子尺度」。他的話具有分量——IBM 在半導體領域的首創紀錄由來已久，研究社群對這類公告向來認真看待，即便商業化時程仍不確定。

奈米堆疊架構與 3D 電晶體層疊

這項突破背後的秘密，是 IBM 所稱的奈米堆疊架構——業界首款基於三維奈米片的電晶體設計。IBM 不再沿用數十年來推動晶片進步的方式（即在平面二維平面上持續縮小電晶體），而是採用一種稱為 3D 序列整合的技術，將電晶體垂直堆疊與交錯排列於 3D 層中。

薩里大學電腦科學家 Alan Woodward 教授提出了一個易於理解的比喻：若三星和英特爾等競爭對手現有的 3D 晶片技術相當於30至50層的建築，那麼 IBM 的奈米堆疊方案就像一棟100層的摩天大樓。「我認為可以公平地說，IBM 的提案是最具野心的，」他說道。

這份野心伴隨著真實的工程挑戰。散熱是一大顧慮——電晶體在切換時會產生熱量，而在密集的垂直堆疊中，熱量難以輕易散出。此外還有層間分隔的問題：若電晶體之間的絕緣層過薄，電晶體可能無法正確關閉。IBM 能否在量產規模下解決這些問題，將決定這項技術是否真正進入量產階段。

技術進展與效能指標

無論以何種標準衡量，這些關鍵數據都相當亮眼。

電晶體密度與晶片尺寸

奈米堆疊設計在一片約人類指甲大小的晶片上容納了近1,000億顆電晶體。這樣的密度之所以成為可能，關鍵在於走向垂直方向——堆疊了傳統平面設計在此尺度下根本無法容納的層數。

效能與能源效率提升

與 IBM 自家的 2 nm 前代產品相比，0.7 nm 晶片在執行同等工作負載時，最高可提升 50% 效能，或降低至多 70% 的能耗。「效能或效率」的表述方式是刻意為之：晶片設計師可以根據應用需求，將同一底層架構調整為追求極速或追求低功耗。

這種靈活性在當下具有極大意義。生成式 AI 的蓬勃發展已將資料中心的能源消耗變成科技業最迫切的問題之一。伺服器農場正在對電網造成壓力，並需要工業規模的冷卻設備。一款能以降低了 70% 的能耗提供相同運算輸出的晶片，不只是技術成就——它可能是應對代價高昂、真實存在的基礎設施危機的潛在解答。

針對 AI 工作負載的 SRAM 縮放

除了原始運算能力之外，IBM 透過可運作的 CMOS 反相器驗證了奈米堆疊方案，並在 SRAM 上實現了 40% 的縮放比例——SRAM 是直接向處理器傳送資料的快速片上記憶體。對於 AI 工作負載而言，模型需要持續從記憶體中提取大量資料，因此更快速、更高密度的片上記憶體與電晶體數量本身同等重要。在此節點下 SRAM 縮放提升了 40%，是架構能夠勝任當前最重要工作負載的有力訊號。

研發進展、量產展望與產業合作

這項技術正在紐約州奧爾巴尼的頂尖研究機構中開發，該機構即將引進一台 ASML High-NA EUV 微影設備——這是目前最先進的晶片印刷機，能夠以此節點所需的精度蝕刻電路。High-NA EUV 設備的可用性與就緒程度，本身也是這項研究能多快轉向量產的關鍵因素。

量產時程

IBM 估計，若奈米堆疊方案證明可擴展且無競爭對手率先達成此里程碑，量產可在五年內實現。這種附帶條件的表述是誠實的——將研究原型擴展至大規模製造，與在實驗室中展示成果完全是兩回事。半導體發展的歷史充滿了令人印象深刻的研究突破，卻耗費比預期更長的時間才成為產品，甚至從未成功商業化。

合作夥伴

IBM 並非單打獨鬥。泛林集團（Lam Research）、東京威力科創（Tokyo Electron）與迪恩士半導體解決方案（SCREEN Semiconductor Solutions）均在合作開發將奈米堆疊轉化為可製造技術所需的製程。這些都是半導體設備領域的重量級企業——它們的參與表明整個產業生態系統正認真看待這項技術，而非將其視為純粹的研究好奇心。

這項合作之所以意義重大，在於它對可製造性的暗示。在這個階段建立設備合作夥伴關係，表明 IBM 已在思考量產所需的製程工程，而不只是元件本身的物理特性。在早期階段就將世界級設備製造商納入合作，正是一家相信研究突破具有可信商業化路徑的公司會採取的行動。

Gambetta 以宏觀的視角描述了這項架構轉變：「透過我們全新的奈米堆疊架構，我們不只是在製造更小的電晶體，我們正在重新發明晶片的製造方式，以提供大幅更強的效能與能源效率。」若這項革新能在量產規模下得到驗證，它可能將摩爾定律延伸至超出大多數分析師預期至少十年以上——並在此過程中重塑 AI 硬體的經濟格局。

常見問題

IBM 0.7 奈米晶片的意義是什麼？

這是全球首款次1奈米晶片技術，採用創新的 3D 奈米堆疊架構，與前代產品相比，可實現大幅更高的電晶體密度——在指甲大小的晶片上容納近1,000億顆——並改善了能源效率。

IBM 的奈米堆疊架構與傳統晶片設計有何不同？

IBM 的奈米堆疊方案不再於平面二維表面上縮小電晶體，而是採用 3D 序列整合技術，將電晶體垂直堆疊與交錯排列於 3D 層中。這種方式不需單純依賴橫向微縮即可提升電晶體密度，而橫向微縮已接近物理極限。

IBM 新晶片與前代 2 nm 晶片相比，效能提升了多少？

0.7 nm 晶片與 IBM 的 2 nm 前代產品相比，最高可提升 50% 效能或提升至多 70% 的能源效率，具體取決於架構針對特定應用的配置方式。

IBM 次1 nm 晶片技術何時能夠商業量產？

IBM 估計量產可在五年內實現，前提是奈米堆疊技術能夠證明可擴展至大規模製造，並在面對其他半導體企業的進展時保持競爭力。

本文在人工智慧輔助下撰寫，並經編輯團隊審閱。